Configuration des ponts du Athlon XP
- L1
Connecte les ponts L3 au pin BP_FID
- L2,L9
Controle le cache L2
- L3
Multiplicateur ( non-mobile ), multiplicateur au démarrage ( CPU mobile )
- L5
Mode de fonctionnement
- L6
FID-Mobile : Multiplicateur pour les CPU Mobile
- L8
SOFT VID : VCore maximum pour les CPU Mobile
- L11
VID : vcore au démarrage
- L12
FSB par défaut du CPU
- Résumé
a propos du reliage des ponts
L1 : Connecte les ponts L3 au pin BP_FID
Les ponts L1 crée une connnexion entre les ponts L3 et le pin BP_FID .
Pour pouvoir modifier le coefficient multiplicateur , il est donc nécessaire d'avoir les ponts L1
reliés .
L2 : Controle de la taille du Cache L2
Puisque les ponts L2 controlent la taille du cache L2, l'état par
défaut est l'état dans lequel les ponts L2 sont tous reliés .
Tous les ponts L9 sont ouverts . Ces ponts ne controlent pas
l'état du cache L2 . Cependant , ils sont nécessaire pour pouvoir
modifier le cache L2 de l'extérieur .
Les ponts L2 du Athlon XP
OPN |
L2[3:0] |
L2 Cache |
Core |
AXDA1700DLT3C |
CCCC |
256k |
Thoroughbred |
AXDA1800DLT3C |
CCCC |
256k |
Thoroughbred |
AXDA2500DKV4D |
CCCC |
512k |
Barton |
Thorton [ AMD athlon Processor Model 10 w/256K L2 Cache ]
Le thorton est basé sur le core Barton . Nous pensons que ce ponts est la seule différence entre le
Barton et le Athlon XP Thorton .
Athlon XP avec core type Thorton : ponts L2
OPN |
L2[3:0] |
L2 Cache |
Development code |
AXDC2400DKV3C AQXEA 0337TPMW 9738095270198 |
CCC: |
256k |
Thorton |
AXDC2000DUT3C AQXCA 0321MPMW 9871266270062 |
CC:C |
256k |
Thorton |
Applebred [ AMD Duron Processor Model 8 w/64K L2 Cache ]
Le nouveau duron de nom de code Applebred utilise le core thoroughbred . C'est
pour cette raison que le pont L2 [3] du duron Applebred est ouvert . ce pont constitue la seule
différence entre le duron Applebred et le Athlon XP thoroughbred .
Duron Applebred : Ponts L2
OPN |
L2[3:0] |
L2 Cache |
Development code |
DHD1600DLV1C MIXHB 0333VPMW Z321435240056 |
:CC: |
64k |
Applebred |
DHD1600DLV1C MIXHB 0333UPMW Z321075260221 |
:CCC |
64k |
Applebred |
: = non-relié (Level:H) C = relié (Level:L)
Le cache L2 du duron peut être moddé de 64 à 256Ko mais il
ne fonctionnera pas forcément correctement par la suite . Nous vous recommandons d'effectuer un
Torture-test de Prime95.
Je pense que les ponts L3[1] et L3[0] deviennent les sélecteurs de la partie invalide du cache L2.
L3 : Multiplicateur sur les Athlon XP non mobile
Ces ponts définissent le coefficient par défaut du Athlon XP desktop .
attention : Pour les Athlons XP bloqués ( semaine de fabrication postérieure à la semaine 39 année 2003 )
, même en modifiant ces ponts , il n'y aura pas de changement du coefficient .
- fermez le pont L3-FID 4 : débloque les coefficients de 5X à 12.5X
- coupez le pont L3-FID 4 : débloque les coefficient > 13X
dans le tableau suivant , vous trouverez les différents configuration des ponts L3 possibles .
Barton FSB : 166Mhz
Multiplicateur |
front side bus (FSB166) |
L3-FID[4:0] |
P-Rating# |
5.0x |
833 |
CC:CC |
- |
5.5x |
917 |
CC:C: |
- |
6.0x |
1000 |
CC::C |
- |
6.5x |
1083 |
CC::: |
- |
7.0x |
1167 |
C:CCC |
- |
7.5x |
1250 |
C:CC: |
- |
8.0x |
1333 |
C:C:C |
- |
8.5x |
1417 |
C:C:: |
- |
9.0x |
1500 |
C::CC |
- |
9.5x |
1583 |
C::C: |
- |
10.0x |
1667 |
C:::C |
- |
10.5x |
1750 2100 |
C:::: |
- *3000+ |
11.0x |
1833 2200 |
CCCCC |
2500+ *3200+ |
11.5x |
1917 |
CCCC: |
2600+ |
12.0x |
2000 |
CCC:C |
- |
12.5x |
2083 |
CCC:: |
2800+ |
Multiplier |
Clock (FSB166) |
L3-FID[4:0] |
Model# |
13.0x |
2167 |
:C:CC |
3000+ |
13.5x |
2250 |
:C:C: |
- |
14.0x |
2333 |
:C::C |
- |
21.0x |
- |
:C::: |
- |
15.0x |
2500 |
::CCC |
- |
22.0x |
- |
::CC: |
- |
16.0x |
2667 |
::C:C |
- |
16.5x |
2750 |
::C:: |
- |
17.0x |
2833 |
:::CC |
- |
18.0x |
3000 |
:::C: |
- |
23.0x |
- |
::::C |
- |
24.0x |
- - |
::::: |
- |
3.0x |
Invalid |
:CCCC |
- - |
19.0x |
- |
:CCC: |
- |
4.0x |
Invalid |
:CC:C |
- |
20.0x |
- |
:CC:: |
- |
C = relié , : = non-relié , * = FSB:200
Thoroughbred FSB:133
Multiplicateur |
Clock (FSB133) |
L3[4:0] |
Model# |
5.0x |
666M |
CC:CC |
M_100* |
5.5x |
733M |
CC:C: |
- |
6.0x |
800M |
CC::C |
M_133* |
6.5x |
866M |
CC::: |
- |
7.0x |
933M |
C:CCC |
- |
7.5x |
1.00G |
C:CC: |
- |
8.0x |
1.07G |
C:C:C |
- |
8.5x |
1.13G |
C:C:: |
- |
9.0x |
1.20G |
C::CC |
- |
9.5x |
1.27G |
C::C: |
- |
10.0x |
1.33G |
C:::C |
- |
10.5x |
1.40G |
C:::: |
- |
11.0x |
1.47G |
CCCCC |
1700+ |
11.5x |
1.53G |
CCCC: |
1800+ |
12.0x |
1.60G |
CCC:C |
1900+ |
12.5x |
1.67G |
CCC:: |
2000+ |
Multiplicateur |
front side bus (FSB133) |
L3[4:0] |
Model# |
13.0x |
1.73G |
:C:CC |
2100+ |
13.5x |
1.80G |
:C:C: |
2200+ |
14.0x |
1.87G |
:C::C |
- |
21.0x |
- |
:C::: |
- |
15.0x |
2.00G |
::CCC |
2400+ |
22.0x |
- |
::CC: |
- |
16.0x |
2.13G |
::C:C |
2600+ |
16.5x |
2.20G |
::C:: |
- |
17.0x |
2.27G |
:::CC |
- |
18.0x |
2.40G |
:::C: |
- |
23.0x |
- |
::::C |
- |
24.0x |
- |
::::: |
- |
3.0x |
Invalide |
:CCCC |
- |
19.0x |
- |
:CCC: |
- |
4.0x |
Invalide |
:CC:C |
- |
20.0x |
- |
:CC:: |
- |
C = relié , : = non relié , M_100* = Mobile
Athlon XP-M FSB100 M_133* = Mobile Athlon XP-M FSB133
L5 : Type de CPU
XP, MP, Mobile .... Ces ponts controlent le type du processeur : on peut donc l'appeler "Product
ID."
L5 [ 3 ] fermez ce ponts : Active la possibilité MP ( multi-processeur ) L5 [
2 ] relié : XP Mobile-mode L5 [ 1 ] non relié par défaut ( Valide la valeur des ponts L6 ) L5 [ 0 ] Fermé par défaut ( Valide la valeur des
ponts L8 )
fondamentalement, il se passe la même chose que pour le Palomino Une fois le pont L5[2] relié , le Athlon devenu mobile reçoit une affectation différente
de son vcore, du multiplicateur ainsi que du FSB . Les ponts définissant ces valeurs sont respectivement L8, L6 et L3 ( ce dernier est légèrement différent dans le cas du mobile pour le FSB 133Mhz ) .
OPN |
L5[3:0] |
CPU |
reconnu en tant que |
AXDA2500DKV4D |
:::C |
Athlon XP 2500+,Barton |
Desktop |
AXDA3200DKV4E |
:::C |
Athlon XP 3200+,Barton |
Desktop |
AMSN2800DUT4C |
C::C |
Athlon MP Barton 2800+ |
Multiprocesseur |
AXDA2200DKV3C |
:::C |
Athlon XP 2200+,T-bred |
Desktop |
AXDA2200DKV3C |
C::C |
Déjà relié. |
Multiprocesseur |
AXMS1400FWS3B |
CC:C |
Mobile Athlon XP-M 1400+,T-bred |
Mobile |
AXMH2500FQQ4C |
CC:C |
Mobile Athlon XP-M 2500+,Barton |
Mobile |
OPN: numéros et lettres définissant le CPU ( T° maximale du core , vcore etc ...)
L'on peut modifier aisément via ces ponts , le type du processeur . Ex : desktop en mobile . Cependant, cette transformation réversible peut empecher le cpu de fonctionner sur les
carte mères ne reconnaissant pas les mobiles : cela dépend du construteur de la carte ainsi que du bios .
L6 : FID pour Mobile ( multiplicateur maximum pour le mobile )
Les ponts L6 ne sont pas utilisés dans la version desktop du CPU . Par défaut , ils sont tous reliés ( coef max mobile de 11x par défaut ). Pour les cartes mère prévues pour mobile, ces ponts définissent le coefficient maximum
appliqué au processeur . Référez vous donc au ponts L6 pour la fonction PowerNow!.

Multiplicateur |
Front Side Bus (FSB100) |
L6-FID[4:0] |
Model# |
5.0x |
500M |
CC:CC |
- |
5.5x |
550M |
CC:C: |
- |
6.0x |
600M |
CC::C |
- |
6.5x |
650M |
CC::: |
- |
7.0x |
700M |
C:CCC |
- |
7.5x |
750M |
C:CC: |
- |
8.0x |
800M |
C:C:C |
- |
8.5x |
850M |
C:C:: |
- |
9.0x |
900M |
C::CC |
- |
9.5x |
950M |
C::C: |
- |
10.0x |
1.0G |
C:::C |
- |
10.5x |
1.05G |
C:::: |
- |
11.0x |
1.10G |
CCCCC |
- |
11.5x |
1.15G |
CCCC: |
- |
12.0x |
1.20G |
CCC:C |
1400FQQ3B |
12.5x |
1.25G |
CCC:: |
- |
Multiplier |
Clock (FSB100) |
L6-FID[4:0] |
Model# |
13.0x |
1.30G |
:C:CC |
1500FQQ3B |
13.5x |
1.35G |
:C:C: |
- |
14.0x |
1.40G |
:C::C |
1600FQQ3B |
21.0x |
- |
:C::: |
- |
15.0x |
1.50G |
::CCC |
- |
22.0x |
- |
::CC: |
- |
16.0x |
1.60G |
::C:C |
- |
16.5x |
1.65G |
::C:: |
- |
17.0x |
1.70G |
:::CC |
- |
18.0x |
1.80G |
:::C: |
- |
23.0x |
- |
::::C |
- |
24.0x |
- |
::::: |
- |
3.0x |
- |
:CCCC |
- |
19.0x |
- |
:CCC: |
- |
4.0x |
- |
:CC:C |
- |
20.0x |
- |
:CC:: |
- |
C = relié , : = non relié
L8 : SOFT VID pour Mobile (Vcore maximum du CPU )
Le CPU dans la version desktop 'utilise pas ces ponts . Par défaut , ils sont tous reliés . dans la version mobile , ces ponts servent à définir le vcore maximum du processeur. De plus , ils ont une configuration identique à celle des ponts L11, ces derniers définissant
le vcore au démarrage et le vcore du CPU en mode économie . Il faut donc savoir que dans le cas du CPU mobile , les ponts L3 et L11 sont utilisés : ils définissent l'état du CPU en mode économie .
L11 : définition du Vcore pour le CPU desktop et du Vcore minimum pour le CPU mobile
Ces ponts définissent le vcore pour les CPU desktop et mobile , sauf que , pour ce dernier , les ponts L11 définissent le Vcore minimum apppliqué .
OPN |
L11[4:0] |
CPU [Thoroughbred] |
VCORE |
AXDA1900DLT3C |
C:::C |
Athlon XP1900+ |
1.50V |
AXDA2200DKV3C |
C:CCC |
Athlon XP2200+ |
1.65V |
AXMS1400FWS3B |
C:::C |
Mobile Athlon XP1400+ |
1.30V |
AXMD1600FQQ3B |
C:C:: |
Mobile Athlon XP1600+ |
1.45V |
Athlon/Duron VID Code 1
VID |
VCC_CORE (V) |
[4:0] |
Desktop |
Mobile |
CCCCC |
1.850 |
2.000 |
CCCC: |
1.825 |
1.950 |
CCC:C |
1.800(N) |
1.900 |
CCC:: |
1.775 |
1.850 |
CC:CC |
1.750(M) |
1.800 |
CC:C: |
1.725 |
1.750 |
CC::C |
1.700(P) |
1.700 |
CC::: |
1.675 |
1.650 |
C:CCC |
1.650(K) |
1.600 |
C:CC: |
1.625 |
1.550 |
C:C:C |
1.600(U) |
1.500(L) |
C:C:: |
1.575 |
1.450(Q) |
C::CC |
1.550(H) |
1.400(V) |
C::C: |
1.525 |
1.350(J) |
C:::C |
1.500(L) |
1.300(W) |
C:::: |
1.475 |
- |
Athlon/Duron VID Code 2
VID |
VCC_CORE (V) |
[4:0] |
Desktop |
Mobile |
:CCCC |
1.450 |
1.275 |
:CCC: |
1.425 |
1.250(X) |
:CC:C |
1.400 |
1.225 |
:CC:: |
1.375 |
1.200(T) |
:C:CC |
1.350 |
1.175 |
:C:C: |
1.325 |
1.150(C) |
:C::C |
1.300 |
1.125 |
:C::: |
1.275 |
1.100(Y) |
::CCC |
1.250 |
1.075 |
::CC: |
1.225 |
1.050 |
::C:C |
1.200 |
1.025 |
::C:: |
1.175 |
1.000 |
:::CC |
1.150 |
0.975 |
:::C: |
1.125 |
0.950 |
::::C |
1.100 |
0.925 |
::::: |
No CPU |
Shutdown |
C = relié ( niveau logique de 0 ) ,
: = non-relié ( niveau logique de 1 )
Pour la plupart des cartes mères , le vcore appliqué au CPU va être celui défini par les ponts L11 .
L12 : FSB par défaut du processeur ( reconnaissance automatique )
Ces ponts indiquent le FSB à apliquer au CPU par défaut . Les cartes mères n'utilisant pas forcément cette valeur et permettant également le réglage manuel du FSB , il n'est pas souvent nécessaire de les modifier .
Cependant, il est à noter que certains processeurs au FSB par défaut de 133Mhz, pour supporter un FSB élévé ( > 220Mhz ) , nécessitent une intervention sur ces ponts . C'est notamment le cas des CPU mobiles placé sur la NF7 v2.0 d'Abit .
L12 [ 3 ] : relié ( par défaut ) L12 [ 2 ] :
FSB_Sense [ 1 ] L12 [ 1 ] : relié ( par defaut ) L12
[ 0 ] : FSB_Sense [ 0 ]
OPN |
L12[3:0] |
Front Side bus |
Note |
AXMD1600FQQ3B |
C:C: |
100 MHz |
T-bred -Mobile |
DHD1600DLV1C |
C:C: |
133 MHz |
Applebred |
AXDA1700DLT3C |
C:C: |
133 MHz |
T-bred |
AXDC2400DKV3C |
C:C: |
133 MHz |
Thorton |
AXMH2000FLQ3C |
C:CC |
133 MHz |
T-bred -Mobile |
AXMH2500FQQ4C |
C:CC |
133 MHz |
Barton -Mobile |
AXDA2500DKV4D |
CCC: |
166 MHz |
Barton |
AXDA3200DKV4E |
CCCC |
200 MHz |
Barton |
C = relié ( niveau logique de 0 ) , : = open (
niveau logique de 1 )
De la mémoire certifiée PC3200 est requise pour un FSB de
200 MHz. De la mémoire au moins certifiée PC2700 est requise pour un FSB de
166 Mhz.
Résumé : A propos du reliage des ponts
Sachant que la modification de la configuration des ponts est très difficile , du fait notamment de leur taille , nous ne vous recommandons pas de les modifier . Toutefois, si cette modification vous est absolument nécessaire , soyez très attentif au tableau ci-dessous .
- comment passer de l'état [non-relié] à l'état [relié]
- Pour relier un pont , il faut gratter le pcb au dessus de la piste qui passe entre les deux points en or du pont : une fois mis à nus , on peut apercevoir la piste en or du pont . Il suffit alors de relier les deux bouts de la piste pour relier le pont .
- Dans le cas des athlon XP bloqués , le reliage est plus difficile car il nécessite de creuser plus encore les ponts , du fait d'une couche supplémentaire de vernis sur le pcb .
- comment passer de l'état [relié] to [non-relié]
- C'est très simple : avec un outil coupant ( cutter , ou mieux encore : compas ) , il suffit de couper la piste entre les points en or du pont .
Ponts |
Lorsque l'on relie les ponts : |
L# |
fonction |
Connexion Etat vis à vis du potentiel 0 ( ground ) |
Insulation + reliage |
reliage direct |
Notes |
Nouveau |
Ancien |
ancien & nouveau |
L1 |
Connexion des ponts L3 au pin BP_FID |
insulé |
- |
- |
- |
Maintenez svp cet état. |
L2 |
controle de la taille du cache L2 |
résistance 1k ohm |
difficile |
facile |
regardez les notes |
Peut être invalide pour les athlon bloqués notes : il devient impossible d'utiliser les ponts de controle du cache L2 |
L3 |
Multiplicateur de démarrage ( mobile ) et multiplicateur fixe ( desktop ) |
Résistance 1k ohm |
Difficile |
Facile |
Regardez les notes |
Peut être invalide pour le athlon bloqué notes : le multiplicateur est bloqué . |
L5 |
Mode de fonctionnement |
Direct |
- |
- |
Facile |
sans probleme |
L6 |
FID Multiplicateur maximum pour CPU mobile |
Direct |
- |
- |
Facile |
Seuls les CPU mobiles exploitent ces ponts .
|
L8 |
SOFT VID Vcore maximum pour les CPU mobiles |
Direct |
- |
- |
Facile |
Seuls les CPU mobiles exploitent ces ponts .
|
L9 |
relier les ponts L2 au pin de controle du cache L2 |
Insulé |
Difficile |
facile |
regardez les notes |
Peut être invalide pour le athlon bloqué |
L11 |
VID Vcore de démarrage et minimal ( CPU mobile ) ; vcore par défaut fixe ( CPU desktop ) |
Direct |
- |
- |
Facile |
Sans probleme |
L12 |
FSB par défaut du CPU |
résistance 1k Ohm |
Difficile |
Facile |
non identifié |
Non identifié : forteprobabilité de fonctionner . invalide pour le duron bloqué |
Sur ces photos vous voyez respectivement l'ancien ( à gauche ) et le nouveau ( à droite ) package CPU
Maintenant , vous avez toutes les informations nécessaires sur les ponts du Athlon XP :)
|